Freepdk15 layout tutorial 1 – ncsu eda wiki cómo obtener bitcoin

La línea define un alias que proporciona un comando para configurar su entorno para usar el kit de diseño freepdk15 con las herramientas de cadencia. Puede configurar otros kits de diseño con otros comandos (como "añadir cadence_cdk", que configura el kit de diseño de cadencia para las tecnologías MOSIS). Si usas regularmente máquinas que están predeterminadas en el shell tcsh (en lugar de bash), es posible que también desees agregar la siguiente línea al archivo .Mycshrc en tu directorio de inicio, que hace lo mismo para ese shell:

NOTA: es probable que este sea un buen momento para mencionar que, para su tarea, podría cambiarle el nombre nuevamente con el comando cp -r para cp -r layout1 a homework2. Luego, dentro de esto, si necesita hacer múltiples bancos de prueba para múltiples problemas, entonces puede usar los comandos de copiar y renombrar introducidos en este tutorial para ahorrar tiempo. Nombrar diferentes bancos de pruebas en función del número de problema.

Si ha hecho un artista analógico con el tutorial de hspice antes de este tutorial, entonces debe continuar trabajando en su trabajo anterior. Le presentaremos cómo copiar bibliotecas y cambiar el nombre de las vistas de celda. Por lo tanto, antes de continuar, es posible que desee realizar una copia de seguridad de su diseño en el tutorial del artista analógico. Este sería un buen momento para configurar un repositorio github. Para los estudiantes de NCSU hay un http://github.Ncsu.Edu que está disponible para usted.

NOTA: la imagen necesita actualizar cómo funcionan las carteras de bitcoin para mostrar inv en lugar de myinv. Nuevamente, debe nombrarlo como inv, de modo que cuando cree el diseño terminará teniendo el esquema, el símbolo y el diseño en una sola celda con varias vistas de celda. Esto le permitirá en el siguiente tutorial crear una vista extraída dentro de la celda inv y simular fácilmente.

En el editor de diseño seleccione crear>instancia, o simplemente golpear "yo". Esto levantará el "crear instancia" caja de diálogo. A continuación, haga clic en "vistazo" En la pantalla que aparece y selecciona la biblioteca. "ncsu_techlib_freepdk15", célula "nmos_pcell"ver "diseño". Hacer clic "cerrar" en la ventana del navegador. Luego expanda la sección de parámetros del cuadro de diálogo crear instancia para buscar parámetros llamados nfins y gate. Asegúrese de que estos estén configurados en 2 y A, respectivamente.

A continuación, coloque el transistor NMOS para que su diseño se vea como la ventana de abajo. Asegúrese de colocarlo exactamente en el eje y como se muestra a continuación, lo que facilitará las cosas más adelante. A continuación, en el cuadro de diálogo crear instancia, cambie la celda de "nmos_pcell" a "pmos_pcell". Coloque el pmos aproximadamente como se muestra a continuación, también en el eje y. Finalmente, pulsa "escapar" para dejar de agregar instancias.

Ahora, notará que no ve inmediatamente lo que está dentro del símbolo nmos_pcell. Puedes arreglar esto presionando Shift-F para mostrar todos los niveles de jerarquía. (También puede hacer esto yendo al menú de opciones de virtuoso, seleccionando visualización y configurando niveles de visualización de 0 a 32) para volver atrás, presionar CTRL-F, o establecer los niveles de visualización nuevamente a 0 desde el menú de opciones.

Ahora, mira ahora a la "capas" cuadro en el lado izquierdo de la ventana de diseño (que se conoce como el "ventana de selección de capa" o LSW en versiones anteriores de virtuoso). Este cuadro le muestra los nombres de las capas que están "válido" (lo que significa que puedes manipularlos). Puede averiguar qué capas forman parte de la celda NMOS haciéndolas visibles y no visibles. Para alternar la visibilidad de una capa, haga clic en "V" marque los requisitos de minería de bitcoin a la derecha del nombre de la capa. Puedes hacer visibles todas las capas con el "AV" botón, y no hay capas visibles con el "Nevada" botón. A veces, es posible que necesites golpear F6 para "redibujar" la ventana de virtuoso después de que hayas cambiado las capas visibles. Puedes usar el "solo capas usadas" casilla de verificación para limitar el número de capas enumeradas para incluir solo las capas que se utilizan en el diseño actual.

Tenga en cuenta que incluso si hace que todas las capas sean invisibles, es posible que aún vea algunas formas. Esto es porque no todas las capas son "válido". Las formas en capas inválidas no pueden ser alteradas y son siempre visibles. Para que todas las capas sean válidas, puede hacer clic derecho en el "solo capas usadas" etiquetar y elegir editar capas válidas…. En general, se recomienda que no configure todas las capas como válidas, ya que esto desordena la lista de capas con muchas capas no utilizadas.

Usando este enfoque, debería poder darse cuenta de que NMOS usa las siguientes capas: ACT, NIM, GATEA, GATEB y AIL1. El PMOS es similar, excepto que usa las capas PIM y NW y omite NIM. Tenga en cuenta que no hay nada mágico en esta instancia. Podría pintar estas formas manualmente en la vista de celda actual, y no haría ninguna diferencia en absoluto en la herramienta. Sin embargo, es mucho menos esfuerzo usar esta instancia, así que eso es lo que haremos.

Tenga en cuenta también las letras "drw", "red"o "alfiler" al lado de cada entrada en la lista de capas. Estos son los propósitos de una forma. El propósito se utiliza para indicar la funcionalidad especial de una forma. Vamos a discutir estos más en tutoriales posteriores. Por ahora, recuerda que "dibujo" es el propósito que indica que una forma aparecerá en el diseño de la máscara. A veces veras "dibujo" abreviado como "drw", y aveces "dg".

A continuación, coloque instancias de tres vías (debe ser la tecla de acceso directo O), como se muestra a continuación. Las instancias superior e inferior serán M1A_AIL2 y se conectarán a las áreas activas. Asegúrese de que las formas AIL2 en la vía estén perfectamente centradas dentro de las formas AIL1 en los mos-dispositivos. La instancia intermedia será M1A_GIL, que finalmente se conectará a la puerta. Asegúrese de que su forma M1A esté perfectamente alineada con las otras dos vías.

Para realizar una verificación de reglas de diseño (DRC), elija calibre->ejecutar DRC … Aparece el formulario DRC, como se muestra a continuación. Entonces haga clic "ejecutar DRC". Si no ve aparecer la ventana, o si recibe un error, es posible que no haya escrito "agregar calibre" como se indicó anteriormente. Deberá salir de virtoso, cerrar sesión y volver a iniciar sesión, configurando su entorno en el orden correcto. Si aún no lo ve, intente escribir ‘mgc_calibre_run_drc’ en el CIW.

Puede obtener información sobre los errores haciendo clic en la regla en la ventana del entorno de visualización de resultados (RVE) que aparece una vez que se completa el DRC. Haga doble clic en uno de los dos errores M1004A (o haga un clic y presione "shift-h") para resaltar el error en el visor gráfico del mercado de bitcoin como se muestra. NOTA: esto debería funcionar como se describe de manera predeterminada, pero si no lo hace, en la ventana DRC RVE, elija setup->opciones …, seleccione "Acercar la vista de la celda a puntos destacados por 0.7"y haga clic en "DE ACUERDO". Solo deberías hacer esto una vez. Su elección se guardará para la próxima vez que inicie sesión.

En este caso particular, las formas M1A están demasiado juntas. Para corregir este error, deberá separar las instancias. Es una buena práctica espaciar las vías en la menor cantidad permitida para que el diseño sea lo más denso posible. Puedes dibujar reglas temporales golpeando "k" y arrastrando una regla. Puedes borrar las reglas golpeando "shift-k". Estas reglas pueden ayudarlo a dibujar un diseño denso mucho más rápido de lo que lo haría ejecutando constantemente el DRC.

Debe tener en cuenta que la regla puede realizar muchas funciones de medición diferentes. Sería prudente explorar el manual ubicado en $ CDS / IC / doc que está buscando para la carpeta vlehelp (busque $ CDS / IC / doc -name "* vlehelp *" lo localizará y debe usarlo para encontrar otros manuales como viva el editor de esquemas (comphelp es el nombre del virtuoso editor de esquemas L). Debería mirar: usar reglas (esta es importante), crear reglas con el mejor ajuste de reddit de intercambio de bitcoins inteligente, configurar el modo de ajuste, crear reglas con el ajuste y una gran cantidad de otros. Con las reglas, puede alternar entre los modos de ajuste (anyangle -> diagonal> ortogonal) presionando la tecla de enlace N o haciendo clic en el icono de modo de sincronización sincronizado en la barra de herramientas de opciones.

Mueva las vías y vuelva a verificar hasta que no haya errores de DRC. Puede volver a ejecutar DRC simplemente haciendo clic en "ejecutar DRC" en la ventana del formulario DRC. Se le preguntará si desea sobrescribir el archivo de diseño (inv.Calibre.Gds). Haga clic en Aceptar. Virtuoso exporta un archivo a calibre cada vez que ejecuta DRC. Tenga en cuenta que deberá guardar su diseño cada vez que ejecute DRC. De lo contrario, la verificación se ejecutará en el último diseño que guardó. Si simplemente desea eliminar los marcadores de error, elija resaltar>resalte los resaltados … en la RVE, o haga clic en el botón que parece un borrador.

Siga modificando su diseño hasta que desaparezca el error M1004A y mueva la celda pmos_pcell para mantenerse alineada con su vía. Para obtener más información sobre cada regla de diseño, busque la lista completa de las reglas actuales en la tabla de contenido de freepdk15). Esta página da el nombre y el valor de cada regla. Tenga en cuenta que los nombres de las reglas son ligeramente diferentes de lo que se muestra en el RVE, como M1004A, que aparece como M1.4.

Antes de empezar a pintar, tenemos que hacer algunos cambios. Primero, tenemos suficiente espacio para agregar más aletas en nuestros transistores, así que hagamos eso. Afortunadamente, nuestras células P hacen que sea fácil de hacer. Simplemente seleccione cada instancia y seleccione editar>BASIC->propiedades (o presione "q"). Seleccione la pestaña de parámetros en el cuadro de diálogo de propiedades y cambie nfins a 3. Luego haga clic en Aplicar o Aceptar. Verá la actualización de la forma del transistor para incluir una tercera aleta. Tenga en cuenta que también puede seleccionar si desea que la forma de la puerta se dibuje en GATEA o GATEB con el parámetro de puerta. Vuelva a ejecutar el DRC para asegurarse de que no ha violado la regla ACT.2. Cuando haya terminado, debería verse como la imagen de abajo.

Si no le gusta la forma en que resultó su dibujo, puede seleccionar una forma y eliminarla con la tecla de eliminar, o puede presionar “s” (para estirar) y hacer clic en uno de los lados de una ruta o un rectángulo Para estirarlo en la posición que más te guste. En algunos casos, si el objeto no se estira, puede intentar hacer clic en la esquina del objeto y ver. Sabrá que el objeto se puede estirar al desplazarse sobre el lado / esquina y debe indicar resaltando ese lado o esquina.

Ahora resolvamos las reglas restantes de DRC. Cree rectángulos de NW, NIM y PIM para que coincidan con el diseño a continuación. Recuerda que el ancho mínimo de NIM & PIM es 128nm (regla NIM / PIM.1) y la forma NW debe estar a 31nm de la forma ACT en el contacto p-well (regla ACT.7). Sigue modificando tu diseño hasta que no haya más errores. Sabrá que no hay errores cuando no haya cuadros rojos en la RVE. Alternativamente, puede buscar en el archivo inv.Drc.Summary. Cuando el diseño es "DRC limpio", la última línea de este archivo debe leer "TOTAL DRC resultados generados: 0".

Finalmente, crea tiras de metal1 para VDD y GND. Normalmente hacemos estas formas como barras horizontales en la parte superior e inferior y, por lo tanto, las llamamos “rieles de suministro”. Entonces necesitamos conectar los rieles a los nodos de origen de los transistores. Cree estos rieles ahora y haga que su diseño se vea como el de abajo. Nuevamente, intente que el diseño sea lo más compacto posible y que los rieles de suministro sean lo más delgados posible, ejecute el DRC tantas veces como sea necesario para aprender las reglas de diseño.

Por último, necesitamos crear pines para que los nodos de nuestro diseño tengan nombres que sean legibles para los humanos. Crea estos pines seleccionando crear>alfiler…. Debería ver aparecer un cuadro de diálogo, como el de abajo. Escriba los nombres vdd !, gnd !, in y out en el cuadro de texto “nombres de terminales” como se muestra a continuación. Seleccione “crear etiqueta”. Deja todas las demás opciones como son.

A continuación, haga clic en el diseño donde desea que el vdd! Pin para ser colocado. Deberá hacer clic tres veces: dos veces para crear un rectángulo para el pin y una tercera vez para colocar la etiqueta. La forma de su rectángulo realmente no importa, siempre y cuando solo cubra el área que ya está cubierta por M1A-drw. Repita este procedimiento para el gnd! Y en alfileres. Antes de agregar el pin de salida, asegúrese de cambiar la capa de entrada a M1B-drw. Cuando haya terminado, su diseño debe verse como el que se muestra a continuación (con NW, NIM y PIM establecidos como invisibles, para mayor claridad).

Nota importante: es absolutamente esencial que seleccione la casilla crear etiqueta al crear cada pin. La etiqueta debe estar en la misma capa que la forma de metal y debe superponerse a la forma. Esto es necesario para pasar el calibre LVS. Esto no es necesario para terminar el tutorial de diseño # 1; sin embargo, si no te metes en este hábito ahora, entonces el mercado de bitcoins no podrá finalizar los tutoriales de diseño # 2 y # 3.

banner